▲ 최태원 SK그룹 회장이 3일 서울 강남구 코엑스에서 열린 ‘SK AI Summit(서밋) 2025’에서 ‘AI Now & Next’를 주제로 기조연설을 하고 있다. / 사진=SK하이닉스

[토요경제 = 최영준 기자] SK하이닉스가 인공지능(AI) 반도체 수요 폭증에 대응해 D램의 성능과 원가 경쟁력을 좌우할 핵심 기술로 떠오른 ‘1C(6세대 10나노급) 공정’을 차세대 투자 전략의 중심에 세우고 있다. 회사는 내년부터 1C 공정 전환을 본격화해 HBM4E와 AI 서버용 메모리 대응 속도를 높인다는 계획이다.

6일 반도체 업계에 따르면 SK하이닉스는 최근 HBM3E 중심의 라인 효율화를 마무리하고 1C 공정 도입을 위한 설비 조정과 장비 배치 계획을 구체화하고 있다.

1C는 회로 선폭을 줄이고 전력 효율을 높이는 10나노급 6세대 노드로, 기존 1B 대비 수율과 속도를 개선하며 원가 절감 효과가 기대된다.

내부적으로는 EUV(극자외선) 노광 공정 레이어를 확대하고 포토·식각·세정 장비의 정밀도를 높이는 방향으로 ‘라인 리밸런싱(Line Rebalancing)’을 검토 중이다. 단순한 생산량 확대가 아닌 기존 라인의 일부를 HBM과 고성능 서버용 D램 중심으로 재편하는 구조 전환이다.

1B 한계 넘는 1C 세대…EUV 다층화로 수율·속도 모두 개선

현재 SK하이닉스의 주력은 10나노급 5세대(1B) 공정이다. 1B가 HBM3E와 DDR5 양산을 이끌었지만 회로 미세화 한계로 더 높은 속도와 집적도 확보에는 제약이 있었다.

반면 1C는 트랜지스터 성능 향상과 회로 구조 단순화를 통해 전력 효율과 생산 안정성을 동시에 확보할 수 있는 기술로 평가된다.

SK하이닉스는 이미 1C 기반 16Gb DDR5 개발을 완료했으며 현재 양산 확대를 위한 램프업(Ramp-up)을 진행 중이다. 업계는 1C 공정에서 EUV 레이어 수가 기존 4~5개 수준인 1B보다 늘어날 것으로 보고 있다.

이천 M16과 청주 라인을 중심으로 EUV 노광기·식각·코터-디벨로퍼 장비 재배치가 단계적으로 추진되고 있으며, 케미컬·포토레지스트 공정 최적화 작업도 병행 중이다.

또한 차세대 미세화 대응을 위해 네덜란드 ASML의 하이-NA(High NA) EUV 시스템 도입을 검토하고 있다.

SK하이닉스는 이미 하이-NA EUV를 시험 조립 단계에서 테스트 중이며 향후 HBM4E 이후 세대의 D램 생산에 투입할 가능성이 높은 것으로 전해졌다. 하이-NA EUV는 기존 대비 해상도를 1.7배 높여 단층 노광으로 미세 패턴 형성을 가능하게 하는 장비다.

▲ 1cnm DDR5 제품 사진 / 사진=SK하이닉스

HBM4E 세대 핵심 노드…2026년 양산 시점 맞춰 본격 전환

1C 공정은 단순한 세대 교체를 넘어 HBM4E 및 AI 서버용 D램의 기반 플랫폼으로 자리잡을 전망이다.

HBM은 여러 개의 D램 다이를 수직 적층하는 구조이기 때문에 개별 D램의 속도와 전력 효율이 전체 성능을 좌우한다.

1C는 이러한 구조에서 전력 절감과 속도 향상을 동시에 구현할 수 있어 HBM4E 세대의 최적 노드로 꼽힌다.

SK하이닉스는 이미 HBM4 양산 체제를 갖추고 주요 고객사들과의 공급 협의를 마무리한 상태다.

회사는 2026년부터 HBM4E 8단·12단·16단 및 커스텀 HBM4E 제품을 순차적으로 출시할 계획이며 같은 시기 1C 기반 D램의 본격 양산도 맞물릴 것으로 예상된다.

한 장비업계 관계자는 “1C 전환은 글로벌 장비사들과의 긴밀한 협력이 전제돼야 한다”며 “램리서치, TEL(도쿄일렉트론), ASML 등 주요 협력사뿐 아니라 국내 케미컬·세정업체와의 공정 최적화도 병행되고 있다”고 전했다.

AI 반도체 경쟁이 가속화되면서, 미세 공정 경쟁은 단순한 생산 효율을 넘어 기술 주도권 싸움으로 번지고 있다.

SK하이닉스의 1C 전환은 이러한 산업 구도의 중심에서 ‘HBM4E 세대’와 ‘AI 데이터센터 시대’를 동시에 대비하는 전략적 교두보로 평가된다.

토요경제 / 최영준 기자 cyj@sateconomy.co.kr 

[ⓒ 토요경제. 무단전재-재배포 금지]